第176章 绝密会议 三（1/2）

深圳，海思总部大楼，某封闭开发区内。

这里是EDA工具链攻关组的主战场。

华大九天的技术总监老张，正带着一群国内最顶尖的后端工程师，围在一张巨大的投影屏幕前。

芯片设计就像盖楼。前端工程师画好了图纸，告诉大家这楼要有几个房间、几扇门。而后端工程师的任务，就是要把这些房间真的在只有指甲盖大小的硅片上摆放好，并把所有的电线接通。这个过程叫“布局布线”。

屏幕上显示的，是一张刚刚生成的LPU逻辑网表。

如果说芯片是人体，那么“网表”就是它的神经网络图。它详细记录了芯片内部每一个逻辑门、每一个触发器是如何连接的。它是代码变成实物前的最后一道抽象蓝图。

如果是外行看这张图，只会觉得是一团乱麻，像是一个打翻了的毛线球。但在这些专家眼里，这张图既熟悉，又陌生。

熟悉，是因为他们认识每一个逻辑符号；陌生，是因为这种组合方式，他们闻所未闻。

“这……到底是个什么怪物？”

一位资深工程师盯着屏幕，忍不住喃喃自语，喉结上下滚动了一下，“我做了二十年芯片，从没见过这种拓扑结构。”

屏幕上的逻辑连接，不再是传统GPU那种整齐划一的“方阵”或“网格”，而是呈现出一种极其复杂的“高维分形结构”。

它像是一棵疯狂生长的树，根系错综复杂；又像是一个四维空间的超立方体，被强行投影到了二维平面上。

“这绝对不是为了跑深度学习设计的。”

一位戴着厚底眼镜的工程师推了推镜架，眼中闪烁着兴奋而困惑的光芒，“深度学习的核心是矩阵运算，结构很死板，讲究的是大吞吐量。但这个……这个结构充满了灵动。”

他指着其中一块区域：“你看，这里的数据流不是单向奔流的，而是存在大量的‘回环’和‘条件跳转’。它像是在模拟某种……思考的过程？”

“我也感觉到了。”另一位专家接话道，声音不自觉地压低，“你看这些核心单元的连接方式，它们之间存在着大量的动态重组。这更像是生物大脑的神经网络，而不是计算机的逻辑电路。”

大家面面相觑，心中都升起一个巨大的疑问，这个疑问像一团火，烧得他们心痒难耐：

到底是谁设计出了这种架构？

“难道是达摩院？”

“不可能，据我所知，达摩院还在死磕存算一体。”

“那是水木的张院士？”

“张院士的风格我很熟，偏稳健，搞不出这么狂野的东西。”

老张听着大家的议论，心里其实也没底。上面给下来的任务只有代号“破壁”，关于设计者的身份，那是绝密中的绝密。

“行了，别猜了。”老张敲了敲桌子，把大家的思绪拉回现实，“不管是谁设计的，既然上面把任务交给了我们，我们就得把这块骨头啃下来。”

“大家看，”老张调大了屏幕的局部，指着其中一团复杂的逻辑，“LPU的核心运算是‘盒嵌入’。它需要频繁地计算两个高维盒子的交集和体积。”

“我们得重新设计底层的宏单元。”

如果说芯片设计是搭积木，那么“标准单元”就是最基础的乐高砖块；而“宏单元”则是将最小的积木按照一定规则组合起来的大模块，这样在EDA设计时，可以直接重复调用。在GPU里，最常见的就是TensorCore。而LPU，要的就是“几何算术单元”。

“几何算术单元的核心应该是‘极值比较器阵列’！”一位后端大牛率先反应过来，“求交集本质上就是求坐标的最小值和最大值。我们要设计一种并行度极高的比较电路，替代掉GPU里的乘法器阵列！”

“没错！”另一位架构师接话道，“而且为了计算体积，我们需要在‘几何算术单元’里硬化一个‘对数累加器’。把连乘运算转化成对数域的加法，这样就能在一个时钟周期内算出盒子的体积，不用像GPU那样算好几个周期！”

“还有Gubel采样！”一位模拟电路专家兴奋地补充，“我们可以在‘几何算术单元’旁边挂一个物理级的噪声发生器，让每个几何单元天生就带有随机性，直接在硬件层面实现概率推理！”

思路一旦打开，就像决堤的洪水。

“那就分工！”老张当机立断，“一组负责设计‘比较器阵列’的物理版图，要把面积压到极限；二组负责‘对数累加器’的时序优化；三组去搞定那个物理噪声源！”

原本安静的封闭开发区，瞬间变得热火朝天。

……

北京，国家知识产权局，专利审查协作中心。

本章未完，点击下一页继续阅读。